EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04196263

PUBLICATION DATE

16-07-92

APPLICATION DATE

27-11-90

APPLICATION NUMBER

02326896

APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: HAMANO HIROYUKI;

INT.CL.


: H01L 25/065 G11C 29/00 H01L 25/07


H01L 25/18 H01L 27/00

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT





ABSTRACT :

PURPOSE: To make possible the realization of a chip size, which does not depend on a memory capacity, and to make it possible to obtain a large-scale semiconductor integrated circuit by a method wherein a memory circuit and a peripheral circuit for memory circuit use or a memory circuit and one part of a peripheral circuit for memory circuit use are respectively formed into the constitution of a separate chip.

CONSTITUTION: The mutual chips of a parent chip 1 and a memory function chip 2 are respectively connected to the upper part of the chip 1 and the upper part of the chip 2 and pads 4 for bonding use are provided for feeding necessary signal or power supply from the chip 1 to the chip 2. A material 5 for ohmic contact use and a metal bonding material 6 are placed on these pads, the pads are made to face each other and the chips 1 and 2 are bonded together in a such a way that the signals or power pads of chips 1 and 2 are made to oppose to each other. Thereby, a memory circuit constituted on one chip constituted as a separate chip and a large-scale semiconductor integrated circuit can be obtained.

COPYRIGHT: (C)1992,JPO&Japio

⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平4-196263

Int. Cl. 3	識別配号	庁内整理番号	@公開	平成4年(199	2)7月16日
H 01 L 25/065 G 11 C 29/00 H 01 L 25/07	3 0 1 B	8526-5L	•		
25/18 27/00	301 C	7514-4M 7638-4M H Q 審査請习		請求項の数 1	B (全4頁)

❷発明の名称 半導体集積回路

②特 願 平2-326896

❷出 願 平2(1990)11月27日

@発明者 浜野

博之

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 增雄 外2名

明 榴 雪

1. 発明の名称

半導体養殖回路

2. 特許請求の範囲

半導体集種回路本体からなる銀チンプ、メモリ回路本体からなる銀チンプ、メモリ機能サンプ、上記銀チンプとメモリ機能チンプとのそれで互いを接続け、上記信号ペッドあるいは電源ペッドを散け、上記金属材料をであるいは電源ペッドを担け、上記金属材料をであるが料をできませた。上記金属材料を観せて、上記銀チンプを向かい合わせにし、上記銀チンプを向かい合わせにし、上記銀チンプを向かい合わせにし、上記銀チンプを検能メモリチンプの互いの各信号あるいは各電源ペッドを相対させて金属接合したことを特徴とする半導体集種回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体集積回路に関し、等に大規模 半導体集積回路に関するものである。 〔従来の技術〕

第 2 図は従来の半導体集積回路を示す平面図である。図において、(1)はチップ、(2a) はメモリ部(RAMアユーダ)、(2c) はメモリ部(ROM)、(2d) はメモリ部(ROMアユーダ)、(8) は周辺パッド、(7) は CP U 部である。

次に作用について説明する。

従来の半導体集積回路は上記のように構成され、チップ(1)の上にメモリ部 (2a) ~ (2d) ,周辺パッド(8) ,及び C P U 部(8) が没在して形成されている。 〔 発明が解決しようとする課題〕

従来の半導体复積回路は以上のように構成されているので、メモリ容量が増大すると、チップサイズも大きくなるとともに、チップサイズの制限から、メモリ容量を制限しなければならないなどの問題点があつた。

との発明は上記のような問題点を解消するため になされたもので、1 チップ上に構成されている メモリ回路を別チップとして構成し、大規模半導

特閒平4-196263 (3)



(a) \square \square \square


1:親分7


2:メモソ機能トップ

」:周辺パッド

4:接合用パッド

5:オーミックコンタフト 用金属枚料 6:金属挂合物料





第2因

20:メモリ部(RAM)

2b:1モリ部(RAMデコ・3)

2c:メモリ部(ROM)

2d: 大毛り部(ROMデコーダ)

7:CPU部

統 補 正 杏(自発)

3年 8月 5日

特許庁長官殿



- 1.事件の表示
- 2. 発明の名称

3. 補正をする者

事件との関係 特許出順人

東京都千代田区丸の内二丁目2番3号

名 称

(601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄

(連絡先 03(3213)3421特許部)

5. 袖正の対象

明細帯の特許請求の範囲の概、及び発明の詳細 な説明の概。

補正の内容

(1) 明細等の特許請求の範囲を別紙のとおり訂正

(2) 明細専第5頁第7行~第8行「メモり回路用 周辺回路」を「メモリ回路用周辺回路」と訂正す

7. 私付書類の目録

⑴訂正後の特許請求の範囲を記載した書面

1 🛣

되노

